This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2002185011 A

(43) Date of publication of application: 28.06.02

(51) Int. CI

H01L 29/786 H01L 27/08

(21) Application number: 2000385530

(22) Date of filing: 19.12.00

(71) Applicant

SEIKO EPSON CORP

(72) Inventor.

HOUGIYOKU MITSURU


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device, wherein the problem of duty cycle dependency of an input signal which is shown in inverter delay time is canceled.

SOLUTION: This semiconductor device is used in a CMOS Inverter circuit and provided with a BOX layer 2 formed on a silicon substrate 1, an SOI film 3 which is formed on the BOX layer and composed of single crystal. Si, a gate code film 4 formed on the SOI film 3, a gate electrode 5 formed on the gate oxide film, and diffusion layers 7, 8 of a source/drain region, which are formed in the source/drain region of the SOI film 3. In the case where a power source voltage of 0.6 V is used, the thickness TSOI of the SOI film 3 is at least 0.084 μm and at most 0.094 μm , and the impurity concentration of the SOI film 3 is at least 7.95x1017/cm3 and at most 8.05x1017/cm3.

COPYRIGHT: (C)2002, JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-185011 (P2002-185011A)

(43)公開日 平成14年6月28日(2002.6.28)

(51) Int.Cl.		識別記号		FΙ	•	Ť	-7]-1*(参考)
H01L	29/786	•		H01L	27/08	3 3 1 E	5F048
	27/08	331	•		29/78	613A	5 F 1 1 0
	•	•	. a 0	•		618F	
		•				618C	


*		審査請求 未請求 請求項の数15 OL (全 11 頁)
(21)出願番号	特顏2000-385530(P2000-385530)	(71) 出願人 000002369
		セイコーエプソン株式会社
(22)出顧日	平成12年12月19日(2000.12.19)	東京都新宿区西新宿2丁目4番1号
		(72)発明者 宝玉 充
	*	長野県諏訪市大和3丁目3番5号 セイコ
		ーエプソン株式会社内
		(74)代理人 100095728
		弁理士 上柳 雅誉 (外1名)
. :		Fターム(参考) 5F048 AB04 AC04 BA16 BC06
		5F110 AA15 BB04 CC02 DD05 DD13
÷		EE30 FF02 GG02 GG12 GG25
	a de la companya de	QC28 CC29 CC34 HM15
		,

(54) 【発明の名称】

(57)【要約】

【課題】 インバータ遅延時間に見られる入力信号のデ ューティー・サイクル依存性の問題を解消した半導体装 置を提供する。

【解決手段】 本発明に係る半導体装置は、CMOSイ ンバータ回路に用いる半導体装置であって、シリコン基 板1上に形成されたBOX層2と、このBOX層上に形 成された単結晶SiからなるSOI膜3と、このSOI 膜3上に形成されたゲート酸化膜4と、このゲート酸化 膜上に形成されたゲート電極5と、SOI膜3のソース. /ドレイン領域に形成されたソース/ドレイン領域の拡 散層7,8と、を具備し、0.6Vの電源電圧を用いた 場合、上記SOI膜3の厚さT_{SOI}が0.084μm 以上0.094μm以下であり、上記SOI膜3の不純 物濃度が7.95×10¹⁷/cm³以上8.05×10 17/c m3 以下である。



(..·

【特許請求の範囲】

【請求項1】 CMOSインバータ回路に用いる半導体 装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ ドレイン領域の拡散層と、

を具備し、

0.6 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.084μm以上0.094μ m以下であり、上記SOI膜の不純物濃度が7.95× 10¹⁷/cm³以上8.05×10¹⁷/cm³以下 であることを特徴とする半導体装置。

【請求項2】 CMOSインバータ回路に用いる半導体 装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜 ٤.

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ ドレイン領域の拡散層と、

を具備し、

0.6 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.089μm以上0.099μ m以下であり、上記SOI膜の不純物濃度が8.95× 1017/cm3以上9.05×1017/cm3以下 であることを特徴とする半導体装置。

【請求項3】 CMOSインバータ回路に用いる半導体 装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜 と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ ドレイン領域の拡散層と、

を具備し、

0.6 Vの電源電圧を用いた場合。

上記SOI膜の厚さが0.093μm以上0.103μ m以下であり、上記SOI膜の不純物濃度が0.095 ×10¹⁸/cm³以上1.005×10¹⁸/cm³ 以下であることを特徴とする半導体装置。

【請求項4】 CMOSインバータ回路に用いる半導体 装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSO亚膜電流。ドレイン領域の拡散層と、赤点に

を具備し、

このSOI膜上に形成されたゲート絶縁膜と、 このゲート絶縁膜上に形成されたゲート電極と SOI膜のソース/ドレイン領域に形成されたソース/ ドレイン領域の拡散層と、

0.6 Vの電源電圧を用いた場合、...

上記SOI膜の厚さが0.096μm以上0.106μ m以下であり、上記SOI膜の不純物濃度が1.095 ×10¹⁸/cm³以上1.105×10¹⁸/cm³ 以下であることを特徴とする半導体装置。

【請求項5】 CMOSインバータ回路に用いる半導体 装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ ドレイン領域の拡散層と、 を具備し、

0.6 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.100μm以上0.110μ m以下であり、上記SOI膜の不純物濃度が1.195 ×10¹⁸/cm³以上1,205×10¹⁸/cm³ 以下であることを特徴とする半導体装置。

【請求項6】 CMOSインバータ回路に用いる半導体 装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と

SOI膜のソース/ドレイン領域に形成されたソース/ ドレイン領域の拡散層と、

を具備し、

0.8Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.068μm以上0.078μ m以下であり、上記SOI膜の不純物濃度が7.95× 10¹⁷/cm³以上8.05×10¹⁷/cm³以下 であることを特徴とする半導体装置。

【請求項7】 CMOSインバータ回路に用いる半導体 装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/

を具備し、

0.8 Vの電源電圧を用いた場合、

上記SOI 膜の厚さが 0.074μ m以上 0.084μ m以下であり、上記SOI 膜の不純物濃度が $8.95\times10^{1.7}$ /cm³以上 $9.05\times10^{1.7}$ /cm³以下であることを特徴とする半導体装置。

【請求項8】 CMOSインバータ回路に用いる半導体 装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜 と

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ ドレイン領域の拡散層と、

を具備し、

0.8 Vの電源電圧を用いた場合、

上記SOI 膜の厚さが0.078μm以上0.088μm以下であり、上記SOI 膜の不純物濃度が0.095×10¹⁸/cm³以上1.005×10¹⁸/cm³以下であることを特徴とする半導体装置。

【請求項9】 CMOSインバータ回路に用いる半導体 装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

0.8Vの電源電圧を用いた場合、

上記SOI 膜の厚さが0.083μm以上0.093μm以下であり、上記SOI 膜の不純物濃度が1.095×10¹⁸/cm³以上1.105×10¹⁸/cm³以下であることを特徴とする半導体装置。

【請求項10】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

0.8 Vの電源電圧を用いた場合、

上記SOI 膜の厚さが0.087μm以上0.097μm以下であり、上記SOI 膜の不純物濃度が1.195×10¹⁸/cm³以上1.2@5枚止ぬし。/cm³

以下であることを特徴とする半導体装置。

【請求項11】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

1.0Vの電源電圧を用いた場合、

上記SOI 膜の厚さが 0.057μ m以上 0.067μ m以下であり、上記SOI 膜の不純物濃度が 7.95×10^{17} /cm³以上 8.05×10^{17} /cm³以下であることを特徴とする半導体装置。

【請求項12】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI 膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

1. 0 Vの電源電圧を用いた場合、

上記SO I 膜の厚さが 0.063μ m以上 0.073μ m以下であり、上記SO I 膜の不純物濃度が $8.95\times10^{1.7}$ /cm 3 以上 $9.05\times10^{1.7}$ /cm 3 以下であることを特徴とする半導体装置。

【請求項13】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜 と

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

1.0 Vの電源電圧を用いた場合、

上記SOI 膜の厚さが0.068μm以上0.078μm以下であり、上記SOI 膜の不純物濃度が0.095×10¹⁸/cm³以上1.005×10¹⁸/cm³以下であることを特徴とする半導体装置。

【請求項14】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

□ CC を検験膜上に形成された単結晶SiからなるSOI/膜

と.

このSOI膜上に形成されたゲート絶縁膜と、 このゲート絶縁膜上に形成されたゲート電極と、 SOI膜のソース/ドレイン領域に形成されたソース/ ドレイン領域の拡散層と、

を具備し、

1.0 Vの電源電圧を用いた場合、

上記SOI 膜の厚さが0.072μm以上0.082μm以下であり、上記SOI 膜の不純物濃度が1.095×10¹⁸/cm³以上1.105×10¹⁸/cm³以下であることを特徴とする半導体装置。

【請求項15】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と

このSOI膜上に形成されたゲート絶縁膜と、 このゲート絶縁膜上に形成されたゲート電極と、 SOI膜のソース/ドレイン領域に形成されたソース/ ドレイン領域の拡散層と、 を具備し、

1.0 Vの電源電圧を用いた場合、

上記SOI 膜の厚さが0.076μm以上0.086μm以下であり、上記SOI 膜の不純物濃度が1.195×10¹⁸/cm³以上1.205×10¹⁸/cm³以下であることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ボディー浮遊操作の部分空乏型SOI-CMOSFETを用いたCMOSインバータ回路に適用する半導体装置に関する。

[0002]

【従来の技術】以下、従来の半導体装置について説明する。従来の半導体装置としては、部分空乏型SOI(Silicon On Insulator)-CMOSFETを用いたCMOSインバータ回路が挙げられる。しかし、このCMOSインバータ回路には、インバータ遅延時間に見られる基板浮遊効果に由来する入力信号のデューティー・サイクル依存性の問題がある。

【0003】この問題を解決する方法として、次の3つの半導体装置が考えられる。第1の半導体装置としては、基板浮遊効果が見られない完全空乏型SOI-CM OSFETを用いることである。また、第2の半導体装置としては、基板浮遊効果を抑制するために、ボディーに端子を設け、その電位をソース電位に固定するというボディー・タイド・トゥー・ソース操作を行った半導体装置を用いることである。また、第3の半導体装置としては、基板浮遊効果を抑制するために、ボディーに端子を設け、その電位をゲート電位に固定するというボディを設け、その電位をゲート電位に固定するというボディーを設け、その電位をゲート電位に固定するというボディーを設け、その電位をゲート電位に固定するというボディーを設け、その電位をゲートで

用いることである。

[0004]

【発明が解決しようとする課題】しかしながら、第1の 半導体装置を用いた場合は、短チャネル効果(閾値電圧 の低下及びサブスレッショルド係数の増加)を抑制する ために、SOI層を極端に薄膜化する必要がある。この ようなSOI層の薄膜化を制御することは非常に困難で あり、またSOI層の極端な薄膜化に伴って電気特性の 制御性が悪くなると共に、ソース/ドレイン領域の接触 抵抗が増大するという問題が発生する。従って、第1の 半導体装置を用いることは得策ではない。

【0005】また、第2の半導体装置を用いた場合は、ボディーに端子を設ける必要があるので、一素子当りの面積が増加するという問題が発生する。従って、第2の半導体装置を用いることも決して得策ではない。

【0006】また、第3の半導体装置を用いた場合は、一素子当りの面積が増加するだけでなく、ゲート容量も増加してしまう。従って、第3の半導体装置を用いることも必ずしも得策とは言えない。

【0007】以上の事から結局のところ、ボディー浮遊操作の部分空乏型SOIーCMOSFETを用いて、インバータ遅延時間に見られる基板浮遊効果に由来する入力信号のデューティー・サイクル依存性の問題を解決することが求められる。

【0008】本発明は上記のような事情を考慮してなされたものであり、その目的は、デューティー・サイクル依存性の問題を解消した半導体装置を提供することにある。

[0009]

【課題を解決するための手段】上記課題を解決するため、本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたゲート電極と、SOI膜のソース/ドレイン領域の拡散層と、を具備し、0.6Vの電源電圧を用いた場合、上記SOI膜の厚さが0.084μm以上0.094μm以下であり、上記SOI膜の不純物濃度が7.95×10¹⁷/cm³以上8.05×10¹⁷/cm³以下であることを特徴とする。

【0010】上記半導体装置によれば、SOI膜の膜厚、SOI膜の不純物濃度、電源電圧を調整することにより、OUT-HIGH (IN-LOW) 状態及びOUT-LOW (IN-HIGH) 状態の両バイアス条件における定常状態のボディー多数キャリアの総量がほぼ等しくなるように制御する。同制御によって、インバータ遅延時間に見られる入力信号のデューティー・サイクル依存性の問題が解消されることは、文献: A Wei et al., "Minimizing Floating Body

-Induced Thresholtend thage Variation in Partial もなる・タイト

y Depleted SOI CMOS," IEEE Electron Device Lett., vol.17,p.391, Aug. 1996. に詳しく論じられている。

【0011】本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、0.6 Vの電源電圧を用いた場合、上記SOI膜の厚さが0.089μm以上0.099μm以下であり、上記SOI膜の不純物濃度が8.95×10¹⁷/cm³以上9.05×10¹⁷/cm³以下であることを特徴とする。

【0012】本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、0.6 Vの電源電圧を用いた場合、上記SOI膜の厚さが0.093 μ m以上0.103 μ m以下であり、上記SOI膜の不純物濃度が0.095 \times 1018/cm³以上1.005 \times 1018/cm³以下であることを特徴とする。

【0013】本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、O.6 Vの電源電圧を用いた場合、上記SOI膜の厚さが 0.096 μ m以上0.106 μ m以下であり、上記SOI膜の不純物濃度が1.095×10 18 /cm 3 以上1.105×10 18 /cm 3 以下であることを特徴とする。

【0014】本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このが一ト絶縁膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域の拡散層と、を具備し、0.6 Vの電源電圧を用いた場合、上記SOI膜の厚さが0.100μm以上0.110μm以下であり、上記SOI膜の不純物濃度が1.195×1018/cm³以上1.205×1018/cm³以上であることを特徴とするより

【0015】本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、0.8 Vの電源電圧を用いた場合、上記SOI膜の厚さが0.068 μ m以上0.078 μ m以下であり、上記SOI膜の不純物濃度が7.95×10¹⁷/cm³以上8.05×10¹⁷/cm³以下であることを特徴とする

【0016】本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域の拡散層と、を具備し、0.8Vの電源電圧を用いた場合、上記SOI膜の厚さが0.074 μ m以上0.084 μ m以下であり、上記SOI膜の不純物濃度が8.95 \times 101 1 7/cm 3 以上9.05 \times 101 1 7/cm 3 以下であることを特徴とする。

【0017】本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この総縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、0.8Vの電源電圧を用いた場合、上記SOI膜の厚さが0.078μm以上0.088μm以下であり、上記SOI膜の不純物濃度が0.095×1018/cm³以上1.005×1018/cm³以下であることを特徴とする

【0018】本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、0.8Vの電源電圧を用いた場合、上記SOI膜の厚さが0.083μm以上0.093μm以下であり、上記SOI膜の不純物濃度が1.095×10¹⁸/cm³以上1.105×10¹⁸/cm³以下であることを特徴とする。

【0019】本発明に係る半導体装置は、CMOSイン …・本体数置皮回路に用いる半導体装置な数型で、半導体基板上 に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のY-Z/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、O.8Vの電源電圧を用いた場合、上記SOI膜の厚さが $O.087\mu$ m以上 $O.097\mu$ m以下であり、上記SOI膜の不純物濃度が $I.195\times10^{18}/cm^3$ 以上 $I.205\times10^{18}/cm^3$ 以上

【0020】本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、1.0Vの電源電圧を用いた場合、上記SOI膜の厚さが0.057μm以上0.067μm以下であり、上記SOI膜の不純物濃度が7.95×10¹7/cm³以上8.05×10¹7/cm³以下であることを特徴とする。

【0021】本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、1.0Vの電源電圧を用いた場合、上記SOI膜の厚さが0.063μm以上0.073μm以下であり、上記SOI膜の不純物濃度が8.95×1017/cm³以上9.05×1017/cm³以下であることを特徴とする。

【0022】本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたゲート電極と、SOI膜のソース/ドレイン領域の拡散層と、を具備し、1.0Vの電源電圧を用いた場合、上記SOI膜の厚さが0.068μm以上0.078μm以下であり、上記SOI膜の不純物濃度が0.095×1018/cm³以上1.005×1018/cm³以下であることを特徴とする。

【0023】本発明に係る半導体装置は、CMOSイン バータ回路に用いる半導体装置であって、半導体基板上 に形成された絶縁膜と、この絶縁膜上に形成された単結 晶SiからなるSOI膜と、このSOI膜上に形成され たゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、1. 0 Vの電源電圧を用いた場合、上記SOI膜の厚さが 0.072μ m以上 0.082μ m以下であり、上記SOI膜の不純物濃度が 1.095×10^{18} / c m 3 以上 1.105×10^{18} / c m 3 以下であることを特徴とする。

【0024】本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、1.0Vの電源電圧を用いた場合、上記SOI膜の厚さが0.076μm以上0.086μm以下であり、上記SOI膜の不純物濃度が1.195×10¹⁸/cm³以上1.205×10¹⁸/cm³以下であることを特徴とする。

[0025]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の実施の形態による半導体装置を示す断面図である。この半導体装置は、CMOSインバータ回路に用いる部分空乏型SOI-CMOSFETである。

【0026】半導体装置はシリコン基板1を有し、このシリコン基板1上にはBOX層(絶縁膜)2が形成されている。このBOX層2上には厚さTsolの単結晶SiからなるSOI膜(ボディー)3が形成されている。このSOI膜3上にはゲート酸化膜4が形成されており、このゲート酸化膜4上にはゲート電極5が形成されている。SOI膜3において、LDD(lightly doped drain)領域には低濃度の不純物拡散層6が形成されており、ソース/ドレイン領域にはソース/ドレイン領域の拡散層7,8が形成されている。また、シリコン基板1下にはバックゲート電極9が形成されている。

【0027】上記部分空乏型SOI-CMOSFETを用いて、インバータ遅延時間に見られる基板浮遊効果に由来する入力信号のデューティー・サイクル依存性の問題を解決する方法としては、SOI膜の膜厚、SOI膜(ボディー)の不純物濃度分布、電源電圧Vddを調整することにより、OUT-HIGH(IN-LOW)状態及びOUT-LOW(IN-HIGH)状態の両バイアス条件における定常状態のボディー多数キャリアの総量がほぼ等しくなるように制御する方法を採用する。同制御によって、インバータ遅延時間に見られる入力信号のデューティー・サイクル依存性の問題が解消されることは、文献:A Wei et al., "Minimizing Floating Body-Induced Threshold Voltage Variation." in 2005 おことに

Electron Device Lett., vol.17,p.391,Aug.1996.に詳しく論じられている。

【0028】次に、SOI膜の膜厚、SOI膜(ボディー)の不純物濃度分布、電源電圧Vddそれぞれの具体的な調整について説明する。

【0029】2次元デバイス解析により、インバータ遅延時間に見られる入力信号のデューティー・サイクル依存性に関して、SOI膜の厚みを最適化するシミュレーションを行った。

【0030】2次元デバイス解析に用いた部分空乏型SOI-MOSFETの構造パラメータは以下の通りである

ゲート長: 0.18 µm

ゲート側壁幅: 0.07 µm

ソース/ドレイン/LDDの不純物拡散長:0.04μm

SOI の厚み $T_{SOI}:0.06\mu m$ 、 0.065μ m、 $0.07\mu m$ 、 $0.075\mu m$ 、 $0.08\mu m$ 、 $0.085\mu m$ 、 $0.095\mu m$ 、 $0.095\mu m$ 、 $0.115\mu m$ 、 $0.105\mu m$

ゲート酸化膜の厚み: 0.004 μ m

BOX層 (埋込み酸化膜) の厚み: 0. 4 μm

シリコン基板の厚み: 0. 4μm

LDDの接合深さ $T_{LDD}: 0.07\mu m$

ボディーの不純物濃度 (空間的に均一に分布しているものとする):8×10¹⁷/cm³、9×10¹⁷/cm³、1×10¹⁸/cm³、1.1×10¹⁸/cm³、1.2×10¹⁸/cm³

ソース/ドレイン領域の不純物濃度の最大値: 5×10²⁰/cm³

LDDの不純物濃度の最大値: 1×10¹⁹/cm³シリコン基板の不純物濃度: 5×10¹⁴/cm³なお、電源電圧Vddは0.6V、0.8V、1.0Vの3通りを想定した。ゲート電極の仕事関数はn⁺ポリシリコンを想定して4.17Vとした。

【0031】解析はキャリアの流れを電場に比例するドリフト項と濃度勾配に比例する拡散項の和で表すドリフトー拡散模型に依った。電子・正孔の両キャリアをあらわに取扱い、Auger再結合に併せて、不純物濃度に依存するSRH(Shockley-Read Hall)再結合及びバンドギャップ狭まり効果を考慮した。SRH再結合のパラメータはデフォルト値: τn=τp=0.1μsecを用いた。キャリア濃度はBoltzmann統計で評価した。不純物は全てイオン化しているものとした。尚、低電源電圧を想定してインパクト・イオン化及びバンド間トンネリングは考慮しなかった。また、キャリアエネルギー釣り合い方程式及び格子熱流方程式は考慮しなかった。

【0032】次に、2次元デバイス解析結果について説 LeMOS:明する。OUT-HIGH及びOUT-LOWの両元後とイス条件におけ る定常状態のボディー多数キャリアの総量を計算した。 尚、デバイス解析は2次元で行っており、ボディー多数 キャリアの総量はチャネル幅:wで規格化したものとなっている(単位は1/μm)。計算結果を図2~図4に 示す。

【0033】図2は、電源電圧 ϵ 0.6Vとし、ボディーの不純物濃度を振った場合、SOI膜の膜厚 T_{SOI} とボディー部の多数キャリア量の関係 ϵ 0UT-HIGH状態と0UT-UW状態について示すグラフである。

【0034】参照符号11は、ボディーの不純物濃度が 8×10¹⁷/cm³でOUT-HIGH状態のものである。参 照符号12は、ボディーの不純物濃度が8×1017/ c m³ でOUT-LOW状態のものである。参照符号13は、 ボディーの不純物濃度が9×10¹ 7/c m³ てOUT-HI GH状態のものである。参照符号14は、ボディーの不純 物濃度が9×10¹⁷ / c m³ でOUT-LOW状態のもので ある。参照符号15は、ボディーの不純物濃度が1×1 018/cm3 てOUT-HIGH状態のものである。参照符号 16は、ボディーの不純物濃度が1×10¹ 8/cm³ でOUT-LOW状態のものである。参照符号17は、ボディ ーの不純物濃度が1.1×10¹⁸/cm³でOUT-HIGH 状態のものである。参照符号18は、ボディーの不純物 濃度が1.1×10¹ 8/c m³ でOUT-LOW状態のもの である。参照符号19は、ボディーの不純物濃度が1. 2×10¹⁸ / c m³ でOUT-HIGH状態のものである。参 照符号20は、ボディーの不純物濃度が1.2×10 1 8 / c m 3 でOUT-LOW状態のものである。

【0035】図3は、電源電圧を0.8Vとし、ボディーの不純物濃度を振った場合、SOI膜の膜厚T_{SOI}とボディー部の多数キャリア量の関係をOUT-HIGH状態とOUT-LOW状態について示すグラフである。

【0036】参照符号21は、ボディーの不純物濃度が 8×10¹⁷/cm³ てOUT-HIGH状態のものである。参 照符号22は、ボディーの不純物濃度が8×1017/ c m3 でOUT-LOW状態のものである。参照符号23は、 ボディーの不純物濃度が9×10¹ 7/cm³ でOUT-HI GH状態のものである。参照符号24は、ボディーの不純 物濃度が9×10¹ 7/c m³ でOUT-LOW状態のもので ある。参照符号25は、ボディーの不純物濃度が1×1 018/cm3でOUT-HIGH状態のものである。参照符号 26は、ボディーの不純物濃度が1×1018/cm3 でOUT-LOW状態のものである。参照符号27は、ボディ ーの不純物濃度が1. 1×10¹⁸ / c m³ でOUT→HIGH 状態のものである。参照符号28は、ボディーの不純物 濃度が1.1×10¹⁸/cm³でOUT-LOW状態のもの である。参照符号29は、ボディーの不純物濃度が1. 2×10¹⁸/cm³でOUT-HIGH状態のものである。参 照符号30は、ボディーの不純物濃度が1.2×10 18/cm3でOUT-LOW状態のものである。

【0037】図4は、電源電圧を止止のVとし、ボディのの明まの。

ーの不純物濃度を振った場合、SOI膜の膜厚T_{SOI}とボディー部の多数キャリア量の関係をQUT-HIGH状態と QUT-LOW状態について示すグラフである。

【0038】参照符号31は、ボディーの不純物濃度が 8×10¹⁷/cm³でOUT-HIGH状態のものである。参 照符号32は、ボディーの不純物濃度が8×1017/ c m³ でOUT-LOW状態のものである。参照符号33は、・ ボディーの不純物濃度が9×10¹⁷/cm³でOUT-HI. GH状態のものである。参照符号34は、ボディーの不純 物濃度が9×10¹⁷/cm³でOUT-LOW状態のもので ある。参照符号35は、ボディーの不純物濃度が1×1 018/cm3でOUT-HIGH状態のものである。参照符号 36は、ボディーの不純物濃度が1×10¹⁸/cm³ でOUT-LOW状態のものである。参照符号37は、ボディ ーの不純物濃度が1.1×10¹⁸ / c m³ でOUT-HIGH 状態のものである。参照符号38は、ボディーの不純物 濃度が1.1×10¹⁸/cm³でOUT-LOW状態のもの である。参照符号39は、ボディーの不純物濃度が1. 2×10¹⁸/cm³でOUT-HIGH状態のものである。参 照符号40は、ボディーの不純物濃度が1.2×10 18/cm3でOUT-LOW状態のものである。

【0039】図2〜図4において、同一のボディー部の不純物濃度におけるOUT-HIGH状態とOUT-LOW状態のグラフが互いに重なった点が多数キャリア量が等しくなるところであり、その点がインバータ遅延時間に見られる入力信号のデューティー・サイクル依存性の問題を回避できるSOI膜の最適な膜厚と言える。この膜厚とボディーの不純物濃度との関係を図5に示す。

【0040】図5は、図2~図4の結果を線形補間することに依って得られた種々のボディーの不純物濃度及び電源電圧に対するSOI膜の厚みの最適値を示すグラフである。

【0041】参照符号41は、電源電圧が1.0Vの場合のボディーの不純物濃度とSOI膜の最適膜厚の関係を示すものである。参照符号42は、電源電圧が0.8 Vの場合のボディーの不純物濃度とSOI膜の最適膜厚の関係を示すものである。参照符号43は、電源電圧が0.6 Vの場合のボディーの不純物濃度とSOI膜の最適膜厚の関係を示すものである。

【0042】次に、OUT-HIGH及びOUT-LOWの両バイアス条件における定常状態を初期デバイス内部状態とする過渡伝達特性をそれぞれ解析することによって、過渡閾値電圧を計算した。なお、電源電圧を0.8Vとした場合を例にとった。

【 0 0 4 3 】図 6 は、ボディーの不純物漁度を 1 × 1 0 1 8 c m - 3 としたときの S O I 膜の膜厚と過渡閾値電圧の関係を示すグラフである。参照符号 5 1 はOUT-HIGH 状態の場合であり、参照符号 5 2 は、OUT-LOW状態の場合である。

電気的特性である閾値が一致するところであり、その点が最適値である。また、最適なSOI膜の厚みでの過渡 閾値電圧に対して $\pm 0.5\%$ のマージンをとった場合、およそ $\pm 0.005\mu$ mのSOI膜の厚みのばらつきが許されることがわかる。

【0045】また、図7は、SOI膜の膜厚を0.08 μmとしたときの、ボディーの不純物濃度と過渡閾値電 圧の関係を示すグラフである。参照符号53はOUT-HIGH 状態の場合であり、参照符号54はOUT-LOW状態の場合 である。

【0046】この図によれば、両方の線が交差する点が、電気的特性である閾値が一致するところであり、その点が最適値である。また、最適なボディーの不純物濃度での過渡閾値電圧に対して $\pm 0.5\%$ のマージンをとった場合、およそ $\pm 0.05\times10^{17}$ ($=\pm 0.005\times10^{18}$)/cm³のボディーの不純物濃度のばらつきが許されることがわかる。

【0047】以上の事から、図1に示す半導体装置において、インバータ遅延時間に見られる入力信号のデューティー・サイクル依存性の問題を解決できる最適なSOI膜3の膜厚、ボディー(SOI膜)の不純物濃度、電源電圧Vddは以下の通りである。

【0048】0.6 Vの電源電圧を用いた場合は、SOI膜の厚さが0.089±0.005 μ mであり、SOI膜の不純物濃度が(8±0.05)×10 1 7/cm³であることが好ましく、また、SOI膜の厚さが0.094±0.005 μ mであり、SOI膜の不純物濃度が(9±0.05)×10 1 7/cm³であることが好ましく、また、SOI膜の厚さが0.098±0.005 μ mであり、SOI膜の不純物濃度が(1±0.005)×10 1 8/cm³であることが好ましく、また、SOI膜の不純物濃度が(1.1±0.005)×10 1 8/cm³であることが好ましく、また、SOI膜の不純物濃度が(1.1±0.005)×10 1 8/cm³であることが好ましく、また、SOI膜の不純物濃度が(1.2±0.005)×10 1 8/cm³であることが好ましい。

【0049】0.8Vの電源電圧を用いた場合は、SOI膜の厚さが0.073±0.005μmであり、SOI膜の不純物濃度が(8±0.05)×10¹7/cm³であることが好ましく、また、SOI膜の厚さが0.079±0.005μmであり、SOI膜の不純物濃度が(9±0.05)×10¹7/cm³であることが好ましく、また、SOI膜の厚さが0.083±0.005μmであり、SOI膜の不純物濃度が(1±0.005)×10¹⁸/cm³であることが好ましく、また、SOI膜の不純物濃度が(1.1±0.005)×10¹⁸/cm³であることが好ましく、また、SOI膜の不純物濃度が(1.1±0.005)×10¹⁸/cm³であることが好ましく、また、SOI膜の

【0044】この図によれば、両方の線が交差が溜度が次条件!厚さが0.092±0.005μmである毛のOI膜の

不純物濃度が(1.2±0.005)×10¹⁸/cm³であることが好ましい。

【0050】1. 0Vの電源電圧を用いた場合は、SO I 膜の厚さが0. $062\pm0.005\mu$ mであり、SO I 膜の不純物濃度が $(8\pm0.05)\times10^{17}$ /cm 3 であることが好ましく、また、SO I 膜の厚さが0. $068\pm0.005\mu$ mであり、SO I 膜の不純物濃度が $(9\pm0.05)\times10^{17}$ /cm³ であることが好ましく、また、SO I 膜の厚さがの. $073\pm0.005\mu$ mであり、SO I 膜の不純物濃度が $(1\pm0.005)\times10^{18}$ /cm³ であることが好ましく、また、SO I 膜の厚さが0. $077\pm0.005\mu$ mであり、SO I 膜の不純物濃度が $(1.1\pm0.005)\times10^{18}$ /cm³ であることが好ましく、また、SO I 膜の厚さが0. $081\pm0.005\mu$ mであり、SO I 膜の不純物濃度が $(1.2\pm0.005)\times10^{18}$ /cm³ であることが好ましい。

【0051】上記実施の形態によれば、バルクCMOSFET以上の短チャネル効果抑制の技術資産を必要とせず、バルクCMOSFETと同程度の電気特性の制御性が期待でき、一素子当りの面積及びゲート容量の増加を伴わず、ボディー浮遊操作の部分空乏型SOI-CMOSFETに特徴的なインバータ遅延時間に見られる入力信号のデューティー・サイクル依存性の問題を回避することができる。

【0052】尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。

[0053]

【発明の効果】以上説明したように本発明によれば、SOI膜の膜厚、SOI膜の不純物濃度、電源電圧を調整することにより、OUT-HIGH (IN-LOW) 状態及びOUT-LOW (IN-HIGH) 状態の両バイアス条件における定常状態のボディー多数キャリアの総量がほぼ等しくなるように制御する。同制御によって、インバータ遅延時間に見られる入力信号のデューティー・サイクル依存性の問題が解消されることは、文献: AWei et al., "Minimizing Floating Body-Induced Threshold Voltage Variation in Partially Depleted SOI CMOS," IEEE Electron Device Lett., vol.17,p.391, Aug.1996. に詳しく論じられている。

【図面の簡単な説明】

【図1】本発明の実施の形態による半導体装置を示す断 面図である。

【図2】電源電圧 ϵ 0.6Vとし、ボディーの不純物濃度を振った場合、SOI膜の膜厚 T_{SOI} とボディー部の多数キャリア量の関係 ϵ 0VT-HIGH状態 ϵ 0VT-LOW状態について示すグラフである。

【図3】電源電圧を0.8Vとし、ボディーの不純物濃度を振った場合、SOI膜の膜厚T_{SOI}とボディー部 でありにSの多数キャリア量の関係をQUT+UGH状態とQUT-LOW状態 について示すグラフである。

【図4】電源電圧を1.0Vとし、ボディーの不純物濃度を振った場合、SOI膜の膜厚 T_{SOI} とボディー部の多数キャリア量の関係をOUT-HIGH状態とOUT-LOW状態について示すグラフである。

【図5】図2~図4の結果を線形補間することに依って 得られた種々のボディーの不純物濃度及び電源電圧に対 するSOI膜の厚みの最適値を示すグラフである。

【図6】SOI膜の膜厚と過渡閾値電圧の関係を示すグラフであって、参照符号51はOUT-HIGH状態の場合であり、参照符号52はOUT-LOW状態の場合である。

【図7】ボディーの不純物濃度と過渡閾値電圧の関係を示すグラフであって、参照符号53はOUT-HIGH状態の場合であり、参照符号54はOUT-LOW状態の場合である。 【符号の説明】

1…シリコン基板

2…BOX層(絶縁膜)

3…SOI膜

4…ゲート酸化膜・

5…ゲート電極

6…低濃度の不純物拡散層

7.8…ソース/ドレイン領域の拡散層

9…バックゲート電極

11, 21, 31…ボディー不純物濃度8×10¹⁷/cm³、OUT-HIGH状態

12, 22, 32…ボディー不純物濃度8×10¹⁷/cm³、OUT-LOW状態

13, 23, 33…ボディー不純物濃度9×10¹⁷/cm³、OUT-HIGH状態

14, 24, 34…ボディー不純物濃度9×10¹⁷/cm³、OUT-LOW状態

15, 25, 35…ボディー不純物濃度1×10¹⁸/cm³、OUT-HIGH状態

16, 26, 36…ボディー不純物濃度1×10¹⁸/cm³、OUT-LOW状態

17,27,37…ボディー不純物濃度1.1×10¹⁸ /cm³、OUT-HIGH状態

18, 28, 38…ボディー不純物濃度1.1×10¹⁸ /cm³、OUT-LOW状態

19, 29, 39…ボディー不純物濃度1.2×10¹⁸ /cm³、OUT-HIGH状態

20,30,40…ボディー不純物濃度1.2×10¹⁸ /cm³、OUT-LOW状態

41…電源電圧が1.0Vの場合のボディー不純物濃度と

SOI膜の最適膜厚

42…電源電圧が0.8Vの場合のボディー不純物濃度と

SOI膜の最適膜厚


43…電源電圧が0.6Vの場合のボディー不純物濃度と


SOI膜の最適膜厚

上する単が5分半・OUT-HIGH状態の場合

【図1】


【図2】







【図3】


【図4】



3-...







【図6】

